A TSMC iniciou com sucesso a produção de chips em sua tecnologia de processo de segunda geração da classe 3nm no quarto trimestre de 2023, atingindo seus marcos planejados. A empresa agora está se preparando para a produção em massa de chips na versão com desempenho aprimorado deste nó, o N3P. Isso deverá ocorrer no segundo semestre de 2024, anunciou a TSMC no Simpósio Europeu de Tecnologia.
O processo N3E entrou em produção em volume conforme programado, alcançando densidades de defeitos comparáveis à tecnologia N5 quando entrou em produção em massa em 2020. Esse é um bom resultado, pois a TSMC conseguiu atender à demanda da Apple e da Huawei. A TSMC descreve seus rendimentos N3E como “ótimos”, o que talvez seja evidente porque o único processador a usar N3E no momento – o M4 da Apple – aumentou o número de transistores e a velocidade de clock operacional em comparação com o M3 baseado em N3.
“A N3E iniciou a produção em volume no quarto trimestre do ano passado, conforme planejado”, disse um executivo da TSMC no evento. “Observamos um ótimo desempenho de rendimento nos produtos dos clientes, então eles foram lançados no mercado conforme planejado.”
Um detalhe importante do processo N3E é a sua simplificação em relação ao processo N3 original da TSMC (também conhecido como N3B). Ao remover algumas camadas que exigiam litografia EUV e evitar completamente o uso de padrões duplos EUV, o N3E reduz os custos de produção, bem como amplia a janela do processo e melhora os rendimentos. Essas mudanças, no entanto, às vezes reduzem a densidade do transistor e a eficiência energética, uma compensação que pode ser mitigada por otimizações de projeto.
Olhando para o futuro, o processo N3P proporciona uma redução óptica do N3E e também mostra um progresso promissor. Foi aprovado nas qualificações essenciais e mostra um desempenho de rendimento próximo ao do N3E. Esta próxima evolução no portfólio de tecnologia da TSMC visa aumentar o desempenho em até 4% ou reduzir o uso de energia em cerca de 9% nas mesmas velocidades de clock, ao mesmo tempo que aumenta a densidade do transistor em 4% para chips com configurações de design misto.
O N3P mantém compatibilidade com os blocos IP, ferramentas de design e metodologias do N3E, tornando-o uma opção atraente para desenvolvedores. Essa continuidade garante que a maioria dos novos designs de chips (tape outs) passem do N3E para o N3P, aproveitando o melhor desempenho e a economia deste último.
A prontidão final do N3P para produção está prevista para o segundo semestre deste ano, quando entra na fase HVM (fabricação de alto volume). A TSMC antecipa a adoção imediata pelos designers de chips. Dadas as suas vantagens em desempenho e custo, o N3P está prestes a se tornar popular entre os clientes da TSMC, incluindo Apple e AMD.
Embora o momento preciso para a estreia no mercado de chips baseados em N3P permaneça incerto, prevê-se que grandes players como a Apple usarão esta tecnologia em sua linha de processadores 2025. Isso inclui SoCs para smartphones, PCs e tablets.
“Também entregamos com sucesso a tecnologia N3P”, disse o executivo da TSMC. “Ele passou na qualificação e o desempenho de rendimento está próximo do N3E. [The process technology] também recebeu fitas de clientes do produto e iniciará a produção no segundo semestre deste ano. Por causa de [PPA advantages] do N3P, esperamos que a maioria das saídas de fita no N3 vá para o N3P.”