A TSMC afirma que sua mais nova tecnologia de processo não precisa das ferramentas de fabricação de chips High-NA EUV da ASML que foram defendidas pela Intel, mas a fundição está explorando a tecnologia para uso futuro.
De acordo com Reuters, Zhang disse aos participantes do evento que a tecnologia de processo A16 não precisará das ferramentas de litografia EUV de próxima geração. Isso significa que a TSMC encontrou maneiras de usar padrões duplos EUV e modelagem de padrões de maneira econômica para aumentar a dimensão crítica alcançável de um sistema lito moderno de baixo NA além de 13 nm. Em contraste, a Intel planeja inserir ferramentas EUV de alto NA com sua tecnologia de fabricação 14A depois de aprender como usá-las de forma eficiente com seu nó de produção 18A.
A TSMC não está parada, no entanto. A empresa está explorando a litografia EUV de alto NA para suas futuras tecnologias de processo. O nó A14 seguirá A16 e, como TSMC observou em seu Relatório Anual de 2023O desenvolvimento do A14 está bem encaminhado.
“A TSMC iniciou o desenvolvimento e fez bons progressos na tecnologia 14 Angstrom (A14), que visa melhorar ainda mais a velocidade, potência, densidade e custo”, diz o Relatório Anual da empresa. “Olhando para o A14 e além, a P&D da TSMC continuará a explorar scanners de litografia EUV (ultravioleta extremo) de próxima geração, conduzirá pesquisas em películas de máscaras e espaços em branco para apoiar tecnologia de ponta e estender a Lei de Moore.”
O uso de sistemas de litografia EUV de alto NA aumenta muito os custos de fabricação, pois cada ferramenta custa US$ 385 milhões ou mais, dependendo da configuração. Os fabricantes de chips tendem a reutilizar o máximo de ferramentas possível, portanto, a TSMC pode não estar inclinada a usar EUV de alto NA antes de ficar sem maneiras de introduzir melhorias em suas capacidades de produção usando ferramentas EUV de baixo NA. Por exemplo, no ano passado, a empresa melhorou a dimensão crítica e a fidelidade do padrão, bem como reduziu a densidade dos defeitos, modificando os materiais fotorresistentes e em branco, bem como otimizando as receitas do processo de máscara. Ele também usa aprendizado profundo para inspeção e descoberta de defeitos.
“Em 2023, para atingir o rendimento e a produtividade do wafer para os requisitos de litografia no nó de 2 nm, a equipe de P&D melhorou a dimensão crítica, a fidelidade do padrão, a estabilidade da sobreposição, a durabilidade da exposição e a mitigação de defeitos de padrões curvilíneos por fotorresistente EUV e modificação de material em branco, multi -aprimoramento da resolução do gravador de feixe, otimização da receita do processo de máscara e inspeção avançada de aprendizado profundo”, disse a TSMC no relatório. “As melhorias futuras se concentrarão no desenvolvimento de novos materiais em branco e em novas tecnologias de processamento de máscaras no nó A14 e além.”
O anúncio da TSMC de sua tecnologia de processo A16 (classe 1,6 nm) com fornecimento de energia traseira Super Power Rail foi uma surpresa no Simpósio de Tecnologia da América do Norte 2024 da empresa. Kevin Zhang, vice-presidente de desenvolvimento de negócios da TSMC, disse que o maior contrato do mundo fabricante de chips teve que acelerar o desenvolvimento do nó de produção devido à crescente demanda do setor de IA, relata Reuters.