Rumores sobre a TSMC ter um programa de fotônica de silício já circulam há bastante tempo e, durante seu Simpósio de Tecnologia na América do Norte 2024, a empresa finalmente apresentou sua solução. O objetivo é melhorar a conectividade no pacote, chegando a até 12,8 Tbps de largura de banda.
“Conforme trazemos mais capacidade computacional para o pacote em massa, as transferências de dados se tornam um desafio, mas muitas vezes nos vemos limitados pelos fornecedores de E/S”, disse Kevin Zhang, vice-presidente de desenvolvimento de negócios da TSMC. “Na TSMC, passamos muitos anos trabalhando em fotônica de silício. Temos a capacidade de aproximar a fotônica de silício dos elementos de comutação, a fim de criar uma sinalização de alta velocidade com muita eficiência energética para atender aos futuros requisitos de computação.”
A fotônica de silício promete ser um avanço para os futuros datacenters devido às crescentes demandas de largura de banda que a sinalização de cobre simplesmente não consegue atender. A tecnologia fotônica de silício da TSMC depende do Compact Universal Photonic Engine (COUPE), que combina um circuito eletrônico integrado (EIC) de 65 nm com um circuito integrado fotônico (PIC) usando a tecnologia de empacotamento SoIC-X da empresa. A TSMC afirma que sua interconexão SoIC-X tem impedância muito baixa, tornando o COUPE altamente eficiente em termos de consumo de energia.
A trajetória de desenvolvimento do COUPE tem três fases principais. O primeiro produto fotônico de silício da TSMC é um mecanismo óptico para conectores OSFP (Octal Small Form Factor Pluggable) que apresenta uma taxa de transferência de dados de 1,6 Tbps, o dobro do máximo das atuais soluções Ethernet de cobre de primeira linha. Esta iteração inicial promete não apenas largura de banda superior, mas também maior eficiência energética, abordando duas preocupações críticas nos datacenters modernos. As gerações subsequentes do COUPE pretendem ultrapassar ainda mais os limites.
A fotônica de silício de segunda geração integrará o COUPE ao pacote CoWoS (Chip on Wafer on Silicon) e apresentará óptica co-embalada com um switch. Isso permitirá interconexões ópticas no nível da placa-mãe com velocidades de até 6,4 Tbps.
A terceira geração visa taxas de transferência de até 12,8 Tbps e foi projetada para ser integrada ao pacote do processador. Esta iteração ainda está em fase exploratória, sem prazo de lançamento definido. A TSMC afirma que está buscando reduções adicionais no uso de energia e na latência.
O pivô estratégico da TSMC no mercado de fotônica de silício, anteriormente dominado por empresas como a GlobalFoundries, indica uma mudança significativa no cenário competitivo. Ao implantar seu mecanismo óptico 3D, a TSMC não apenas entra em um campo crucial de conectividade de datacenter, mas planeja reduzir significativamente o consumo de energia da tecnologia fotônica de silício. Isso poderia impactar significativamente os projetos futuros de chips, especialmente na área de cargas de trabalho de IA, onde a comunicação está se tornando um gargalo significativo.