A crescente necessidade de recursos de computação mais poderosos, mais rápidos e mais eficientes foi atendida com materiais cada vez mais difíceis e problemas de engenharia à medida que as tentativas de dimensionamento de desempenho continuam. Conforme publicado em Natureza (abre em nova aba)os engenheiros do MIT desenvolveram um novo processo de fabricação de silício que funciona depositando transistores atomicamente finos (ATTs) de três átomos de espessura em cima de circuitos de chip já existentes – essencialmente “crescendo-os” em pilhas de computação de alta densidade e alto desempenho.
A nova abordagem da equipe se parece com a fabricação aditiva e aplica uma camada altamente uniforme de três átomos de espessura de materiais 2D de Dicalcogeneto de Metal de Transição (TMD) em toda uma bolacha de silício totalmente fabricada de 8 polegadas. Cada nova camada de TMD permite integrações mais densas entre o chip subjacente e as pilhas de transistores adicionadas, melhorando o desempenho com densidade incomparável.
O material 2D básico, dissulfeto de molibdênio, é um material flexível e transparente que preenche todos os requisitos quando se trata de condutividade elétrica e fotônica, tornando-o um candidato principal para a construção de transistores semicondutores. É composto de uma camada de um átomo de molibdênio, imprensada entre dois átomos de sulfeto.
Isso é tudo o que é necessário para fabricar um transistor moderno: três átomos.
Esse é o ponto em que os benefícios do dimensionamento realmente começam a aparecer, de acordo com Jiadi Zhu, estudante de graduação em engenharia elétrica e ciência da computação e coautor principal do artigo sobre essa nova técnica. “Usar materiais 2D é uma maneira poderosa de aumentar a densidade de um circuito integrado. O que estamos fazendo é como construir um prédio de vários andares. Se você tiver apenas um andar, que é o caso convencional, não comportará muitas pessoas”, disse Zhu ao MIT News. “Mas com mais andares”, acrescentou ele, “o prédio comportará mais pessoas, o que poderá permitir coisas novas e incríveis. Graças à integração heterogênea em que estamos trabalhando, temos o silício como primeiro andar e depois podemos ter muitos andares de materiais 2D integrados diretamente no topo.”
Algumas atualizações cruciais fazem com que esse novo processo de design “cresça” como um possível local para a fabricação futura de chips. Normalmente, crescer ou depositar camadas 2D em um wafer CMOS requer temperaturas em torno de 600 graus Celsius. O problema aqui é que os circuitos de silício tendem a quebrar quando submetidos a temperaturas de 400 graus Celsius ou mais.
É importante ressaltar que o novo processo de “crescimento” projetado pela equipe do MIT foi desenvolvido com essas restrições em mente. Eles desenvolveram um processo de deposição dupla de vapor químico que apresenta duas câmaras operando em temperaturas diferentes: o precursor de molibdênio fica na região de baixa temperatura das câmaras (que fica abaixo do limite de 400 graus Celsius que é prejudicial para os circuitos eletrônicos), enquanto o enxofre flui através a região de alta temperatura (acima de 550 graus Celsius), se decompondo, o que permite reagir posteriormente com o molibdênio no processo de deposição de TMD.
Outra inovação é que, pela primeira vez, é possível “aumentar” os transistores atomicamente finos como uma única camada ininterrupta em todo o chip ou wafer de destino. As técnicas anteriores (e suas limitações) levaram a processos que fizeram com que os pesquisadores cultivassem as camadas em um meio diferente, transferindo-as para o próprio chip posteriormente no processo. Isso geralmente causava imperfeições, pois a camada não se sobrepunha perfeitamente aos chips de silício que eram seu destino. E você pode imaginar a dificuldade em alinhar as estruturas quase atômicas do chip com as próprias camadas.
Por meio das várias melhorias de processo alcançadas pelos engenheiros do MIT, que alavancaram as instalações de última geração do MIT.Nano, os pesquisadores conseguiram demonstrar altos níveis de uniformidade e qualidade de camada na escala de wafer de 8 polegadas necessária para processos de fabricação modernos . O trabalho agora muda para ser capaz de ajustar a técnica e aumentar o número de camadas de transistor empilhadas enquanto explora superfícies de deposição alternativas e flexíveis que podem ser transformadas em um microcircuito, como polímeros, têxteis ou mesmo papel (pense em notebooks, roupas e outras aplicações).