Como o design de chips está ficando mais caro e demorado para ser desenvolvido, os projetistas de chips estão recorrendo à IA para otimizar seus gastos e acelerar o tempo de lançamento no mercado. Até agora, mais de 200 designs de chip colocados e roteados usando o pacote de software de automação de design eletrônico (EDA) Synopsys DSO.ai foram gravados e o número está crescendo rapidamente.
“Até o final de 2022, a adoção, incluindo 9 dos 10 principais fornecedores de semicondutores, avançou em grande velocidade com 100 fitas comerciais orientadas por IA”, disse Aart J. de Geus, chef executivo da Synopsys no balanço mais recente chamada (via Yahoo! Finança). “Hoje, a contagem está bem acima de 200 e continua a aumentar em um ritmo muito rápido, à medida que a indústria adota amplamente a IA para design da Synopsys.”
A crescente complexidade dos chips exige que os projetistas adotem os nós mais recentes para torná-los viáveis, razão pela qual os custos de desenvolvimento e produção estão disparando. Um chip moderadamente complexo fabricado com uma tecnologia de processo de 7 nm veio com um preço de desenvolvimento de aproximadamente $ 300 milhões, com quase 40% desse custo atribuído ao software. Por outro lado, o custo de desenvolvimento de um avançado de 5 nm excede US$ 540 milhões, incluindo custos de software, com base em dados da Estratégias de Negócios Internacionais (SII). No futuro, o custo de desenvolvimento de uma GPU sofisticada de 3 nm é projetado em cerca de US$ 1,5 bilhão, com custos de software respondendo por cerca de 40% desse preço.
Quando você gasta US$ 1,5 bilhão em um chip, não há lugar para erros e os seres humanos, ao contrário da IA, são propensos a cometer erros, e é por isso que faz muito sentido usar inteligência artificial para projetos altamente complexos. Na verdade, a Synopsys anunciou um pilha completa de ferramentas de projetos assistidas por IA no início deste ano.
“Revelamos o primeiro conjunto de EDA baseado em IA de pilha completa do setor, sydnopsys.ai”, disse de Geus. “Especificamente, em paralelo aos avanços de segunda geração no DSO.ai, anunciamos o VSO.ai, que significa otimização do espaço de verificação; e TSO.ai, otimização de espaço de teste. Além disso, estamos estendendo a IA em toda a pilha de design para incluir design e fabricação analógicos”.
Praticamente todos os grandes fabricantes de chips estão adotando ferramentas EDA assistidas por IA, embora nem todos estejam prontos para confirmar isso.
“Os parceiros no anúncio incluíram Nvidia, TSMC, MediaTek, Renesas e IBM Research, todos fornecendo casos de uso impressionantes do rápido progresso e criticidade do Synopsys.ai para fornecer seus resultados inovadores”, acrescentou de Geus.