A rede de entrega de energia traseira (BS PDN) para chips de próxima geração é uma vantagem bem conhecida e amplamente discutida da futura tecnologia de processo. Embora a Intel e a TSMC tenham falado sobre o BSPDN por um tempo, a Samsung apenas recentemente compartilhou detalhes sobre seus experimentos de fornecimento de energia na parte traseira. Parece que a empresa espera vantagens bastante perceptíveis dessa inovação.
Em um artigo apresentado no VLSI Symposium no final de junho, a Samsung Electronics relatou que a aplicação de uma rede de fornecimento de energia na parte traseira resultou em uma redução de 14,8% na área de um processador não divulgado em comparação com o PDN frontal tradicional, relata o elétrico (através da @harukaze5719). Entretanto, o jornal destacou especificamente dois circuitos da Arm, onde se observaram reduções de área de 10,6% e 19%, respetivamente. Uma redução de área de matriz de 10% a 19% é uma grande vantagem, pois permite empacotar de 10% a 19% mais transistores e ganhar desempenho ou reduzir os custos de um determinado chip.
Outra coisa que a Samsung mencionou em seu artigo foi uma redução de 9,2% no comprimento da fiação. O trilho de alimentação traseiro normalmente permite fios mais grossos com menor resistência e, portanto, pode conduzir correntes mais altas para maior desempenho. Uma redução adicional do comprimento da fiação também trará vantagens adicionais de desempenho.
Os benefícios adicionais facilitados pela entrega de energia traseira que a Samsung revelou foram botões de co-otimização de tecnologia de design que permitiram uma melhoria de 3,6% Fmax, uma redução de 2,4% da área de bloco padrão e uma melhoria de desempenho de bloco padrão de 1,6%.
No início deste ano, a Intel detalhou sua rede de fornecimento de energia traseira PowerVia que será usada para sua tecnologia de fabricação de 20A (classe de 2 nm) e além. Os benefícios de usar um trilho de alimentação traseiro são amplamente reconhecidos e as descobertas da Samsung comprovam a teoria. Os fios de alimentação podem ser mais substanciais deslocando os trilhos de alimentação para trás e isolando-os da fiação de E/S. Esse espessamento reduz as resistências nas etapas finais da produção, melhorando o desempenho e diminuindo o consumo de energia. Além disso, essa separação leva a uma área lógica reduzida, resultando em economia de custos.
A Samsung não divulgou quando planeja implementar seu BS PDN e com qual nó. A empresa está atualmente aprimorando sua tecnologia de fabricação SF3 baseada em transistores gate-all-around de 2ª geração de classe 3nm e pretende usá-la para produção em massa em 2024. A empresa também possui SF3P e SF2 de classe 2nm com vencimento em 2025. É improvável que a Samsung use um trilho de alimentação traseiro para SF3 no próximo ano, a empresa pode considerar a implementação de seu BS PDN em SF3P ou SF2 em 2025.