Os custos de design de chips começaram a disparar com a introdução dos transistores FinFET em 2014 e ficaram particularmente altos nos últimos anos com tecnologias de processo de classe de 7nm e 5nm. A International Business Strategies (IBS) publicou recentemente estimativas sobre designs de chips da classe 2nm, e descobriu-se que o desenvolvimento de um chip bastante grande de 2nm totalizará US$ 725 milhões, de acordo com um slide publicado pela A transcrição.
O desenvolvimento e a verificação de software são responsáveis pela maior parte dos custos de desenvolvimento de design de chips – aproximadamente US$ 314 milhões para software e cerca de US$ 154 milhões para verificação.
Embora os custos de design de chips estejam aumentando, e dificilmente podemos argumentar sobre esse fato, há um grande problema nas estimativas do IBS. Eles refletem os custos de desenvolvimento de um chip bastante grande do zero por uma empresa que não possui nenhum IP e tem que desenvolver tudo do zero.
Embora existam empresas iniciantes que conseguem desenvolver projetos enormes (por exemplo, Graphcore), a maioria delas desenvolve algo significativamente menor. Além disso, as startups tendem a licenciar tudo o que podem e, portanto, têm que projetar e verificar apenas o seu IP diferenciador e depois validar todo o design. Essas empresas não gastam US$ 724 milhões em um chip (ou mesmo em uma plataforma) simplesmente porque não possuem tais recursos.
Grandes empresas que possuem recursos para chips extremamente complexos já possuem muitos IPs e linhas de código que funcionam, portanto não precisam gastar US$ 724 milhões em um único chip. No entanto, tendem a gastar centenas de milhões, ou mesmo milhares de milhões, no desenvolvimento de plataformas. Por exemplo, quando a Nvidia desenvolve suas novas linhas de produtos (por exemplo, Ada Lovelace para jogos e Hopper para GPUs de computação), ela gasta enormes quantias de dinheiro em microarquiteturas e depois em implementações físicas reais de chips.
Outro aspecto das estimativas é que elas presumem métodos tradicionais de design de chips sem usar ferramentas de automação de design eletrônico habilitadas para IA e outros softwares que reduzem significativamente o tempo e os custos de desenvolvimento. No entanto, estas estimativas enfatizam a importância das ferramentas habilitadas para IA da Ansys, Cadence e Synopsys e implicam que será quase impossível construir um chip de ponta sem usar software com inteligência artificial num futuro próximo.
