Avanços na Escala de Wafer para Processadores
Está ficando cada vez mais difícil aumentar a densidade do transistor a cada nova geração de chips, então os fabricantes de chips estão procurando outras maneiras de aumentar o desempenho de seus processadores, o que inclui inovações arquitetônicas, tamanhos maiores de matrizes, designs de múltiplos chips e até mesmo em escala de wafer. salgadinhos. Este último só foi gerenciado pela Cerebras até agora, mas parece que os desenvolvedores chineses também estão de olho neles. Aparentemente, eles já construíram um design multi-chiplet de 256 núcleos e estão explorando maneiras de atingir a escala do wafer, usando um wafer inteiro para construir um chip grande.
Cientistas do Instituto de Tecnologia de Computação da Academia Chinesa de Ciências introduziram um avançado complexo de computação multi-chiplet de 256 núcleos chamado Zhejiang Big Chip em uma publicação recente na revista Pesquisa Fundamental conforme relatado por A próxima plataforma. O design multichiplet consiste em 16 chiplets contendo 16 núcleos RISC-V cada e conectados entre si de maneira convencional de multiprocessador simétrico (SMP) usando uma rede no chip para que os chiplets possam compartilhar memória. Cada chiplet tem várias interfaces de matriz para matriz para conectar-se a chips vizinhos por meio de um interposer 2,5D e os pesquisadores do CAS dizem que o design é escalável para 100 chips ou 1.600 núcleos. (Crédito da imagem: Science Direct)
Os chips Zhejiang são supostamente fabricados em uma tecnologia de processo de classe 22nm, presumivelmente pela Semiconductor Manufacturing International Corp. Não temos certeza de quanta energia consumiria um conjunto de 1.600 núcleos interconectado usando um interposer e feito em um nó de produção de 22 nm. No entanto, como aponta a The Next Platform, não há nada que impeça a CAS de produzir um chip em escala wafer de 1.600 núcleos, o que otimizaria bastante o consumo de energia e o desempenho devido às latências reduzidas.
O artigo explora os limites da litografia e da tecnologia de chips e discute o potencial desta nova arquitetura para futuras necessidades de computação. Projetos de múltiplos chips poderiam ser usados para construir processadores para supercomputadores em exaescala, observam os pesquisadores, algo que a AMD e a Intel fazem hoje. “Para a computação em exaescala atual e futura, prevemos uma arquitetura hierárquica de chips como uma solução poderosa e flexível”, escreveram os pesquisadores.
Enquanto isso, os pesquisadores do CAS propõem o uso de hierarquia de memória multinível para tais montagens, o que poderia potencialmente introduzir dificuldades na programação de tais dispositivos. “A hierarquia de memória contém memória central [caches], memória no chip e memória fora do chip”, diz a descrição.
O design do Big Chip também poderia tirar vantagem de coisas como computação ótico-eletrônica, computação de memória próxima e memória empilhada 3D. No entanto, o documento não fornece detalhes específicos sobre a implementação destas tecnologias ou aborda os desafios que podem representar na concepção e construção de sistemas tão complexos.
Enquanto isso, a The Next Platform assume que o CAS já construiu seu complexo de computação multichiplet Zhejiang Big Chip de 256 núcleos. A partir daqui, a empresa pode explorar o desempenho de seu design de chiplet e então tomar decisões sobre sistemas em pacotes com um número maior de núcleos, diferentes classes de memória e integração em escala de wafer.