Zvi Or-Bach, executivo-chefe da MonolithIC 3D, uma empresa de integração de semicondutores 3D, apresentou uma análise em 2014 que mostra que o custo por transistor parou de diminuir em 28nm. Recentemente, esta descoberta foi corroborada por Milind Shah do Google, que demonstrou que o custo por transistor para 100 milhões de portas tinha realmente aumentado desde 2012, quando uma tecnologia de processo planar de 28 nm foi colocada em produção em massa pela TSMC, relata. Resumo de semicondutores.
“A escala de custo do transistor (0,7X) estagnou em 28 nm e permanece estável de geração em geração”, mostra a descoberta do Google.
A indústria tem se preocupado com a diminuição dos retornos dos custos por transistor com novos nós já há algum tempo. As mais recentes tecnologias de processo de fabricação de chips – como 7nm, 5nm e 3nm – exigem ferramentas de fabricação mais sofisticadas que custam centenas de milhões (que tal US$ 200 milhões no caso de uma máquina litográfica ASML Twinscan NXE?), o que eleva os custos das fábricas de ponta para níveis de US$ 20 bilhões a US$ 30 bilhões. Isto, obviamente, torna a produção em nós de ponta muito cara. Embora a fabricação de chips tenha se tornado mais complexa e cara ao longo dos anos, faz sentido dar uma olhada no panorama geral aqui.
Na verdade, com base no gráfico apresentado por Milind Shah, do Google, na feira industrial IEDM, o custo de 100 milhões de transistores normalizados para 28 nm é, na verdade, estável ou até mesmo crescente. Essa falta de escalonamento de custos torna menos atraente para alguns designs de chips adotar alguns dos nós mais recentes. Além disso, torna mais atraente desagregar alguns projetos, ou seja, cortá-los em chips, em vez de produzir projetos monolíticos feitos de uma única peça de silício usando um nó de ponta para otimizar custos e desempenho.
As CPUs de desktop Ryzen da AMD e as CPUs de laptop Meteor Lake da Intel são o exemplo mais óbvio de designs desagregados no espaço de computação do cliente, que consistem em três ou quatro chips feitos em diferentes tecnologias de processo em diferentes fábricas. No domínio do data center, as CPUs de data center EPYC de sucesso épico da AMD servem como outro exemplo. Empresas multibilionárias como a AMD e a Intel podem certamente avaliar cuidadosamente as suas opções de design e depois construir produtos utilizando as melhores tecnologias que possuem. Para fabricantes menores, as coisas podem não ser tão fáceis.
Em primeiro lugar, os designs de múltiplos chips tendem a consumir mais energia do que os designs monolíticos, portanto não são exatamente a melhor escolha para dispositivos móveis. Em segundo lugar, a integração de múltiplos chips é uma tarefa de engenharia difícil e, embora empresas como a MonolithIC 3D ofereçam os seus serviços de integração de múltiplos chips (em última análise, utilizando tecnologias de empacotamento avançadas, como o Foveros da Intel ou o CoWoS da TSMC), os seus serviços custam dinheiro. Em terceiro lugar, as tecnologias de empacotamento avançadas são caras e obter alocação de CoWoS é tão difícil quanto obter uma alocação de nós de ponta.
Para esse fim, embora os novos nós possam já não tornar os transístores mais baratos, ainda fazem muito sentido para muitos projetos que não podem ser desagregados de forma eficiente ou são difíceis de desagregar devido a complicações com o seu fabrico.